RISC-V指令集架构规范的F#实现开源

7 月份，RISC-V 基金会宣布批准 RISC-V 基础指令集架构与特权架构规范，为 RISC-V 的可扩展性进一步奠定了基础。而近日，有开发者在此基础上开源了一份以 F# 实现的 RISC-V 正式 ISA（指令集架构）规范（实现）。

RISC-V 基础指令集架构是应用软件与硬件之间的接口，编码为此规范的软件将继续在 RISC-V 处理器上永久使用，即使架构通过开发新扩展而发展也不受影响。

官方表示 RISC-V 采用简单的固定基础 ISA 和模块化固定标准扩展设计，有助于防止碎片化，同时支持定制，RISC-V 生态已经在此前的各种实现上展示了很大程度的互操作性，而现在批准了基础架构规范，开发人员可以进一步放心，他们为 RISC-V 编写的软件将可以一直运行在所有类似的 RISC-V 核心上。

特权架构则用于在软件堆栈的不同组件之间提供保护，并且尝试执行当前权限模式不允许的操作将导致引发异常。RISC-V 特权架构涵盖了非特权 ISA 之外的 RISC-V 系统的所有方面，包括特权指令以及运行操作系统和连接外部设备所需的其它功能。每个权限级别都有一组核心的特权 ISA 扩展，带有可选的扩展和变体，包括机器 ISA、主管 ISA 和管理程序 ISA。

此次开源的是 RISC-V 指令集架构的正式规范编码实现（可执行），以纯 F# 编写，根据介绍，项目使用极端基础的 F# 实现，这样可以使不了解 F# 且不打算学习 F# 的广大读者都可以阅读并使用该规范实现。

该实现还在演进中，目前的特性与状态如下：

• 支持以下特性
  • 基础指令集：RV32I
• 开发中的特性
  • 基础指令集：RV64I
  • 标准扩展 M（整数乘/除）
  • 标准扩展 A（原子内存操作）
  • 标准扩展 C（精简的 16 位指令）
  • 标准扩展 F（单精度浮点数）
  • 标准扩展 D（双精度浮点数）
  • 特权级 M（Machine）
  • 特权级 U（User）
  • 特权级 S（Supervisor）
    • 虚拟内存方案 SV32、SV39 与 SV48
• 可以将应用作为具有 CLI（命令行界面）支持的 F# 程序灵活地执行，该程序又执行 RISC-V ELF 二进制文件。这是一种顺序解释：一次一指令的顺序存储器模型。
• 正在开发中的 RISC-V 测试：
  • 基本指令流
  • rv32ui-p-*, rv64ui-p-*（基本指令集）
  • rv32um-p-*, rv64um-p-* （M 扩展）
  • rv32ua-p-*, rv64ua-p-* （A 扩展）
  • rv32uc-p-*, rv64uc-p-* （C 扩展）

详情查看项目：

https://github.com/mrLSD/riscv-fs